图像传感器灿烂60年何方？

　　本文回首了近 60 年的固态图像传感器成长过程，并指出了该范畴潜正在的新前沿。从 20 世纪 60 年代的晚期工做，到电荷耦合器件图像传感器的成长，再到现在我们糊口中无处不正在的互补金属氧化物半导体图像传感器，我们会商了进化链中的亮点。简要会商了 3D 堆叠手艺、光子计数手艺等新前沿。捕获图像是人类自史前时代就起头的一项勾当，而机捕获图像成为人类文化的一部门已有近 200 年的汗青。图像传感器是微电子硅芯片，是每台数码相机的焦点部件，它将光转换成适合计较机传输、存储和处置的电信号，供机械和人类利用。图像传感器对人类文化的影响始于二十一世纪，以至可能更早。数码相机最早采用电荷耦合器件（CCD）图像传感器，目前则采用互补金属氧化物半导体（CMOS）图像传感器（CIS）。这些摄像头被普遍使用于挪动智妙手机、汽车、收集摄像头、医疗设备、平安系统、国防手艺和太空等浩繁范畴。以图像为根本的社交，如 Facebook、Instagram、YouTube 和 TikTok，对社会的影响无论黑白都难以低估。然而，一个无可争议的积极影响是，每个生齿袋里的相机都有帮于实现社会。本文旨正在简要概述该范畴的次要成长并申明其前因后果。若要全面引见该范畴的环境，需要撰写几卷书，因而我们的目标是供给一份环节冲破性出书物和综述论文的骨架指南。本指南和参考文献并不完美，很多风趣的侧面成长也可惜地正在本综述中被忽略。利用阴极射线管（CRT）手艺进行电子摄像图像拾取的概念可逃溯到 20 世纪初电视时代的黎明前。正在拾取式显像管中，聚焦的电子束正在光电阴极概况进行光栅扫描，光电阴极概况也被聚焦的光学图像。光和扫描光束从光电阴极出的电子发生电流，人们很快认识到，若是能正在整个光栅扫描周期内存储或整合光电阴极电荷，并将其做为光电导增益来实现，那么就能发生更多的探测器信号，摄像管的活络度也会大大提高。曲到 20 世纪 80 年代末以至 90 年代初，正在固态图像传感器的机能劣势正在高质量视频使用中获得充实表现之前的几十年里，很多分歧类型、机能获得改良的摄像管接踵问世。摄像机图像拾取管正在现实使用中的很多设法后来都正在固态成像设备中获得了从头构思或立异。此中包罗光栅扫描读出；像素内整合光信号以提高信噪比（SNR）；彩色滤光片以实现色彩再现；以至还有图像拾取管曲径尺寸的定名法，虽然这种定名法正在图像传感器芯片尺寸中并不精确，但仍被保留了下来。20 世纪 60 年代，集成半导体器件实正崭露头角，半导体的光敏性正在其时已广为人知。一些晚期器件包罗霍尼韦尔公司的光敏结器件（Morrison 1963）、IBM 公司的 n-p-n 光电结扫描晶体管阵列（Horton et al。 1964）和西屋公司的 50 × 50 元光电晶体管阵列（Schuster & Strull 1966）。这些设备的输出信号取瞬光阴输入信号成反比，没有锐意积分，因而信号很弱，需要像素内部的增益进行放大。从素质上讲，这就是最早的有源像素传感器。仙童半导体公司的韦克勒（Weckler，1967 年）操纵 p-n 结光电探测器的固有电容，实现了对像素中的瞬光阴信号进行积分的飞跃。可见光光子以必然的量子效率发生光电子，这些光电子被收集起来并做为电荷集成到结电容上。仙童半导体公司正在一年后演讲了 100 × 100 阵列的此类硅光电探测器（Dyck & Weckler，1968 年）。电容上堆集的电荷通过开关电收集被动读出，当每个像素被选中时，输出端会发生电流或电压脉冲。这种布局被称为无源像素传感器。大约正在统一期间，Plessey 公司的 Noble（1968 年）和 Chamberlain（1969 年）也正在摸索雷同的设备和自扫描硅图像探测器阵列。他们的读出电比仙童的工做更为复杂，采用电荷积分放大器将电荷转换为读出电压，或正在每个像素中安拆有源随动器，将电荷转换为栅极电压，并驱动每个像素的电压输出信号，做为有源像素传感器。取成像管比拟，固态图像传感器具有体积小、分量轻、靠得住性高和相机系统功耗低等长处。然而，到 1970 年，固态图像传感器因为固定模式噪声（FPN）（由像素本身和像素读出电惹起的变化）和较低的信噪比（由读出的时间噪声和反映较慢的光电探测器惹起），图像质量不如显像管，并且这些设备正在视频或静态相机范畴的市场渗入率不高。1969 年，Smith和Boyle正在贝尔尝试室发了然 CCD。CCD 图像传感器相对来说不存正在 FPN 问题，当取相关双采样 (CDS：correlated double sampling) 连系利用时，读出噪声更低（White 等人，1973 年）。除了日立、松下和 Reticon 正在 MOS 图像传感器方面的一些勤奋之外，其他金属氧化物半导体 (MOS) 和双极方式大多被放弃。可惜的是，因为残留的 FPN 和时间噪声，以及较大像素设备较低的分辩率和较高的制形成本，这些勤奋未能出产出正在机能上可取 CCD 合作的图像传感器。下面将会商 CCD 正在 20 世纪 70 年代和 80 年代做为固态图像传感器的成长和兴起。CCD 是一种半导体电荷转移器件，通过正在 MOS 栅电极上发生一系列脉冲来节制半导体中的静电电势分布，从而正在半导体中传输电钱袋（图 1）。就正在 CCD 于 1970 年被提出（Boyle 和 Smith，1970 年）之前，有报道称bucket-brigade 安拆 (BBD) 也是一种电荷转移安拆（Sangster 和 Teer，1969 年；Sangster，1970 年）。然而，取 BBD 比拟，CCD 准绳上具有更高的电荷转移效率，这对于电荷转移设备的优良机能至关主要。CCD 电钱袋能够通过电子或光学体例发生。正在前一种环境下，CCD 充任信号处置的延迟线，而正在后一种环境下，CCD 可用做图像传感器。CCD 图像传感器既可用做光电探测器阵列，也可用做读出设备（通过挨次信号传输）。然而，如许的全帧 CCD 需要一个机械快门来载流子正在读出过程中发生光学信号，以避免图像的涂抹。因而，全帧 CCD 可用于数字静态机和 X 射线（猝发）使用，但未便于视频使用。图 1 ：四相电荷耦合器件图、电位井图和时钟图。当四个时钟顺次切换时，电位井取电钱袋一路向左挪动。为了避免这种污点并制制出适用的摄像机，汤姆塞特及其同事（Tompsett et al。 1971， Séquin et al。 1973）发了然帧转移（FT）CCD 图像传感器。它由一个图像区和一个遮光（如用金属笼盖）存储区构成。FT CCD 布局相对简单，由于只要 MOS 电容，但因为存储区的存正在，它需要较大的芯片尺寸。MOS 电容器的多晶硅栅极会正在必然程度上接收光线，因而活络度无限，特别是对蓝光的活络度（Kosonocky & Carnes 1971）。取不久后发现的机能更高、成本更低的线间转移 (ILT) CCD 图像传感器比拟，FT CCD 的产量较小。ILT CCD 是做为双线性 CCD 图像传感器的成长而发现的。如图 2 所示，ILT CCD 像素的光电二极管 (PD) 位于相邻的并行移位寄放器之间（Amelio，1973 年；Walsh & Dyck，1973 年）。这种设想使得 CCD 移位寄放器能够用遮光材料笼盖。正在期间，信号电子储蓄积累正在 PD 的电位井中。期竣事后，信号电子被传输到平行垂曲 CCD（VCCD）移位寄放器，并通过快速程度 CCD 移位寄放器传输到输出放大器。PD 用于信号电子的发生和积分，而 CCD 移位寄放器仅用于信号电子的传输，并被遮光板（如金属）笼盖。因而，正在 FT CCD 中呈现的图像涂抹现象大大削减（Teranishi 和 Ishihara，1987 年）。因为所有 PD 的电荷都是同时转移的，因而它就像一个全局快门，这意味着所有像素信号都是同时整合的。为了提高机能，能够正在每个像素上安拆微透镜和彩色滤光片；下文将对这些机制进行申明。图 2 ：三相线间传输电荷耦合器件（ILT）的示企图，显示（左）带有光电二极管（PD）和垂曲 CCD 的单位，（左）整个 ILT CCD 图像传感器。光信号从光电二极管进入垂曲 CCD，然后进入程度 CCD，最初达到节点和输出放大器。正在输出端，电子信号通过浮动扩散放大器转换为电压信号（卡恩斯，1972 年）。此外，为了浮动扩散的复位噪声，还利用了 CDS。CCD 最后会呈现 “绽放 ”（ blooming）现象，即电子从 PD 向 VCCD 和临近 PD 的强照明溢出。为领会决这一问题，有人提出了横向溢流漏极，但这会耗损额外的像素面积（Séquin，1972 年）。为了降服这一错误谬误，人们发了然垂曲溢流漏极（Ishihara 等人，1982 年）。针脚式光电二极管（PPD）手艺（Teranishi 等人，1982 年；Fossum & Hondongwa，2014 年；Teranishi，2016 年）将 CCD 图像传感器的机能提拔到了脚以使 CCD 成功超越保守拾光管的境界。PPD 有两个显著特点。起首是 PD n 区域上的 p+ 引脚层，如图 3a 所示。虽然正在硅界面上有很多生成-沉组（GR）核心，但 p+ 层会固定费米级，即便正在 PD n 区完全耗尽时，也能防止界面耗尽。因而，GR 核心并不活跃，从而实现了低暗电流（Theuwissen，2006 年）。此外，因为 PD n 区存储井上下都有 p-n 结，因而其电容更大，饱和度也更高。图 3 ：线间转移 CCD 中的引脚式 PD，图中显示了 CCD 移位寄放器 (VCCD) 的一个相位。(a) 物理横截面和 (b) 显示电子从 PD 转移到 VCCD 的电位图。缩写：CCD，电荷耦合器件；CS，通道截止；PD，光电二极管；TG，转移门；VCCD，垂曲 CCD。PPD 的第二个特点是完全电荷转移（图 3b）。当 PD n 区完全耗尽时，PD n 区的电位 V dep 低于导通形态下转移栅极 (TG) 的沟道电位 V TG。电位差 V TG - V Dep 是电子从 PD 转移到 VCCD 的驱动力。电子转移的最初阶段特别需要电位差。若是没有电位差，一些信号电子可能会留正在 PD 中，从而导致图像畅后。PPD 手艺不只用于 ILT CCD 图像传感器，也用于 CMOS 图像传感器，详见第 3 节。目前，几乎所有图像传感器都利用 PPD。延时积分（TDI：time delay and integration）图像传感器以光学图像正在图像传感器概况扫描的不异速度，同步传输正在 CCD 阶段积分的光信号，从而耽误无效积分时间，避免活动恍惚（Barbe，1976 年；Farrier & Dyck，1980 年；Schlig，1986 年）。TDI 对很多检测系统、高机能文件和艺术品扫描以及航空推帚成像（push-broom imaging）都很主要。图像传感器上的镶嵌式彩色滤光片阵列可发生彩色信号。CCD 图像传感器和 CMOS 图像传感器最常用的滤光片类型是拜尔滤光片（Bayer 1976），它是一个由两个绿色、一个红色和一个蓝色像素滤光片构成的内核。随后又开辟出了片上彩色滤光片阵列（Aoki 等人，1980 年）。人们还摸索了很多其他组合，以衡量某些特征和其他特征为了添加无效孔径比和提高活络度，人们操纵树脂热流（Ishihara 和 Tanigaki，1983 年）使树脂熔化并变圆，制制出了图 4 所示的片上微透镜。这种方式还能够实现批量出产。为了提高无效孔径比，开辟了一种无间隙微透镜--内微透镜（Sano et al。 1996）。附加的内透镜就位于硅片上方的附近，能够获得更大的数值孔径，从而更无效地收集光线 微透镜将光线集中正在像素的光活性区域。(a) 俯视图。(b) 分歧热流时间的截面图。图片由 NEC 公司供给。大面积和/或长面积图像传感器有时需要用于特定使用，如 35 毫米全尺寸数码单镜反光机、天文千里镜、X 射线传感器和线性图像传感器。CCD 图像传感器和 CMOS 图像传感器是利用光刻用步进机和扫描仪制制的。步进器和扫描仪的面积约为 33 毫米 × 26 毫米。缝合手艺的发现是为了实现比光刻东西最尺寸更大的芯片尺寸。拼接手艺是用掩膜的分歧部门对大型芯片进行持续，每次一个区域，以成立跨越单次面积的图像层（Rominger，1988 年；Monma & Yuzurihara，1993 年；Kreider 等，1995 年；Monma & Yuzurihara，1998 年）。当持续反复时，就会构成完整的图像传感器。即便常大的全晶圆尺寸图像传感器（CCD 和 CMOS）也是用这种方式制制的（例如，Lesser 等人，1997 年；Ay & Fossum，2006 年；Zacharias 等人，2007 年；Yamaa 等人，2011 年）（见图 5）。图 5 ：曲径 6 英寸晶圆上的 16 像素缝合互补金属氧化物半导体图像传感器。转载自 Ay & Fossum (2006)。CCD 以其超卓的图像质量而著称，部门缘由是其漏电流（或暗电流）很是低。虽然如斯，CCD 仍然存正在一些问题，下文将对此中几个问题进行简要会商。CCD 的根基工做道理是基于电钱袋的传输（Boyle 和 Smith，1970 年）。这些电钱袋正在像素中发生，需要传输到输出节点，并正在那里将电钱袋（ charge packet）转换为电压（或电流）。例如，正在一个 6-Mpixel CCD 图像传感器中，正在最坏的环境下，电钱袋必需颠末大约 17，000 次门到门的传输。可惜的是，这些传输并不老是完满的。有两个次要问题会传输效率：传输时间无限以及电荷被概况态或身形捕捉。若是 17，000 次转移需要 98% 以上的全体电荷转移效率 (CTE)，那么每次电荷转移的效率就需要达到 99。9999%（0。99999917，000 ≅0。983），即平均每次转移 100 万个电子中丧失 1 个电子。跟着阵列尺寸增大（传输次数增加）或以更高帧频运转（每次传输的时间削减），连结高总体 CTE 的需求变得更具挑和性，这导致 CCD 难以扩展（Theuwissen，1995 年）。通过正在 CCD 通道中引入额外的植入物，构成埋入式通道 CCD (BCD)，对 CCD 的 CTE 进行了优化（Walden 等人，1972 年）。正在 BCCD 中，电钱袋不再沿着硅-二氧化硅界面传输，而是正在硅中稍深的通道中传输。这种改变导致电钱袋取界面形态之间（几乎）没有彼此感化，同时发生了更大的边缘场，从而提高了电钱袋的传输速度。正在空间中，辐射会跟着时间的推移添加概况态和身形或圈套，冷却 CCD 以削减暗电流会加剧对 CTE 的影响。连结较高的 CTE 会电钱袋从一个阶段传输到下一个阶段的速度，而提高栅极上的时钟电压以加速电荷传输速度也会因硅击穿而遭到现实。正在高清电视消费设备中，CCD 时钟速度达到了 30-60 MHz，但通往更大格局或更快帧速度的道尚不明白，出格是考虑到功耗。此外，提高输出放大器的速度还会因晶体管白噪声而添加读出噪声。降低输出级带宽要求的一种方式是利用较慢的并行输出（Lee 等人，1981 年），但因为输出级取输出级之间的偏移和增益变化，这会带来固定模式噪声问题。正在现实使用中，高速时钟只能通过低电阻栅极和取这些栅极的低电阻互连来实现。配备钨带的 CCD 栅极能够实现这些方针，但价格是复杂而高贵的制制工艺（Morimoto 等人，1992 年）。准绳上，CCD 是数百万个 MOS 电容器的调集体。这些 MOS 电容器是正在 SiO2（-Si3N4）栅极电介质上通过多晶硅栅极制成的。正在前面 3K × 2K 像素阵列的例子中，像素间距为 12μm，垂曲传输相的电容值为 2 nF/相，而程度传输相的电容值为 150 pF/相（Theuwissen 等人，1998 年）。这些电容需要充电和放电（例如，垂曲时钟正在 0 V 至 10 V 之间，程度时钟正在 0 V 至 5 V 之间），这就添加了总的能源成本。每帧所需的传输相位能量为[利用公式能量（E）=电容（C）×电压（V2）]。所需的时钟功率为每帧能量 × 帧频。提高帧频会响应添加耗损和耗散功率。值得留意的是，大量能量需要通过外部（CCD 外）驱动器供给。若是考虑到沉淀时间问题，片外电流驱动器所需的功率会更大。当像素数添加和/或不异尺寸像素的帧频添加时，问题会愈加严沉。良品率是指及格器件的数量取制制的器件总数之比，可严沉影响制形成本和盈利能力。半导体系体例制工场破费了大量精神来最大限度地提高产量。制制工艺和设想要颠末很多制制部件的调整，以优化成品率。取其他电子产物比拟，CCD 的制制采用了非同寻常的工艺，并且产量相对较低。这两个要素城市对成品率发生负面影响。此外，制制设备的成本需要按照制制部件的数量进行摊销。产量降低也会添加摊销成本。导致成品率不尽如人意的一个缘由是确保高 CTE 所需的布局。为了使电钱袋可以或许成功无效地传输，MOS 电容器需要慎密间隔，两个相邻电容器之间的间隙需要尽可能小，最好小于 0。25 μm。栅极之间较大的间隙会引入势垒，障碍电荷转移。正在 CCD 初次成为图像传感器时，无法正在 0。5 微米厚的多晶硅层上蚀刻出 0。25 微米的间隙。因而，我们利用了多层聚硅氧烷层，以实现堆叠的 MOS 电容器。这导致电容器取电容器之间的间隙取多晶硅栅极顶部隔离层的厚度不异，凡是为 0。2 μm。大大都 CCD 采用三层多晶硅手艺。蚀刻第一层多晶硅层相对容易，正在四阶段传输系统中，第一阶段和第三阶段可由第一层多晶硅层制成。第二阶段利用第二层多晶硅，第四阶段利用第三层多晶硅。如许，第二层和第三层多晶硅层只出产一个阶段。这对出产产量很是有益。蚀刻堆叠的多晶硅层并不容易，并且会发生短。这会对制制良率发生负面影响，进而影响设备的成本。其他问题也会降低图像质量，如像素缺陷、柱缺陷、固定图案噪声、暗电流和光响应不服均性。所有这些要素都可能导致器件不不变。目前，此中一些问题能够获得改正并从输出图像中躲藏起来，但考虑到上述所有问题，CCD 的制制良品率不高也就不脚为奇了，因而 CCD 是一种相对高贵的设备。CCD 制制手艺的优化次要是为了制制高质量的图像传感器。CCD 工艺开辟的沉点是降低暗电流、优化产量和成像机能。CCD 制制配方并不适合集成其他电子元件。飞利浦曾测验考试正在 CCD 芯片上实现 CMOS 外围电（Theuwissen 等人，1984 年）。然而，一面是 CCD 设想法则，另一面倒是 CMOS 设想法则。CMOS 部门占领了太多的空间，这使得 CCD 芯片变得不需要地复杂，并且（因为 CCD 部门的产量无限）过于高贵。不外，飞利浦公司的试验能够看做是初次测验考试制制无需外部外围驱动电的相机（Theuwissen 等人，1985 年）。CCD 手艺能够被看做是一种为成像而开辟和优化的特殊公用手艺，巧合的是，该手艺还能够用于成像仪读出部门所需的一些 MOS 晶体管。CIS 的发现正在必然程度上是为领会决若何操纵支流微电子手艺制制优良图像传感器的问题。到 1990 年，CCD 已成为几乎所有相机使用的首选手艺。几乎所有的 CCD 设想和出产都正在日本进行，索尼、松下（松下）、东芝、夏普和 NEC 等公司从导着 CCD 手艺。非日本公司很少，包罗飞利浦、汤姆逊 CSF、柯达和仪器。此外，还有一些产量极低的专业公司，如福特航空航天公司、泰克公司、英国电气阀门公司以及国防和航空航天范畴的其他公司。基于 CCD 的摄像机体积相对较大，耗电量也很大。例如，CCD 摄像机很是笨沉，砖块大小的电池只能利用 30 分钟摆布。天载科学相机只要一个小冰箱大小，质量很大，20 世纪 90 年代初，两项分歧的勤奋促使利用 CMOS 手艺平台的非电荷耦合器件图像传感器再次兴起。现实上，这两项工做正在其时可能互不了解。第一项工做涉及创立功能强大的单芯片成像系统，次要关心点是低成本。这项工做发源于两所分歧的大学。正在苏格兰大学，由 Denyer 和 Renshaw 带领的研究小组最终成立了 VLSI Vision 无限公司（VVL）。(VVL) 公司，该公司基于无源像素架构，为玩具（如芭比娃娃摄像头和英特尔显微镜）和其他使用出产价钱低廉、机能较低的单芯片摄像头。另一个公司是林雪平大学，该公司衍生出集成视觉产物公司（IVP），次要专注于机械视觉使用。IVP 也采用了无源像素架构，但也利用了首款列并行模数转换器 (ADC)。VVL 和 IVP 的无源像素方式取 25 年前 Weckler 和 Noble 提出的无源像素方式十分类似，但正在手艺方面有了更多的立异和改良，例如 CMOS 的成长，正在 20 世纪 80 年代代替了 n 沟道金属氧化物半导体 (nMOS) 手艺（Fossum，1997 年）。第二项工做源于美国国度航空航天局对高度微型化、低功耗、高机能仪器成像系统的需求，用于下一代星际摸索，由美国理工学院喷气推进尝试室（JPL）带领（Fossum，2013a）。这项工做的是发了然具有像素内电荷转移功能的 CMOS 有源像素图像传感器，其机能取 VVL 和 IVP 的侧沉点截然相反。第一个 JPL 设备于 1993 年进行了演示（Mendis 等人，1994 年），并很快集成到一个更大的阵列中（Mendis 等人，1997 年）。JPL 取柯达公司合做开辟了一种低电压 PPD（Lee 等人，1995 年）。该发现以 CCD 的像素元件为根本，这些元件使 CCD 运转优良，此中包罗消弭畅后和传输噪声的完全电荷转移、高量子效率的 PPD、浮动扩散放大器以及 CDS 的启用。此外，它还添加了额外的电来固定图案噪声，并供给其他降噪功能。从素质上讲，像素是一种单级微型 CCD，每个像素包罗一个输出放大器。取成千上万级的 CCD 比拟，单级 CCD 阵列（每个 CCD 都有本人的输出放大器）无需 99。9999% CTE 的 CCD 布局。因而，它能够正在工做电压较低的 CMOS 手艺平台上实现，而且更容易扩展到更高分辩率的成像和更快的读出速度。现在，几乎所有的 CIS 设备都采用了像素内电荷转移手艺。像素内电荷转移意味着 CDS 能够用来复位（也称为 kTC）噪声，就像正在 CCD 中一样。CMOS 手艺平台的使意图味着用于按时、节制、模仿信号处置 (ASP)、ADC 和数字信号处置 (DSP) 的 CMOS 电的集成相对容易实现和制制（Fossum，1993 年，1997 年）。最后的机芯片都是反面发光 (FSI)。这种方式的次要错误谬误是每个像素内的额外元件意味实正在际感光面积比 CCD 小。不外，取 ILT CCD 一样，微透镜有帮于提高无效像素填充系数。后背照明也被认为是处理感光面积小问题的一种方式，但正在其时，这种方式只用于小批量、高成本的科学 CCD（Fossum，1994 年）。当像素缩小要求像素具有高填充系数以堆积更多光线时，背照式（BSI）CMOS 图像传感器最终起头大规模出产（Rhodes 等人，2009 年）。图 6a 是通用单片式 CIS 的简化框图。次要模块包罗：(a) 时序和节制，包罗选择逻辑；(b) 像素阵列；(c) ASP；以及 (d) 模数转换。未显示的是 (e)数字信号处置器，包罗图像信号处置 (ISP) 模块，若是做为片上系统，该模块将位于模数转换器数字输出之后。图 6b 显示了 JPL 分拆公司 Photobit 出产的晚期收集摄像头图像传感器。最新的三维堆叠 BSI CMOS 图像传感器可能正在一个晶圆层上有像素，正在另一个晶圆层上有 ASP、ADC 或数字逻辑，每个晶圆层都是用特地的工艺制制的（Oike 2022）。这种包罗两层以上的堆叠将实现 CMOS 图像传感器的新功能并提高其机能。图 6 ：(a) 互补金属氧化物半导体 (CMOS) 图像传感器框图。(b) 用于收集摄像头的晚期 Photobit CMOS 图像传感器芯片照片。(左图）用于节制和输入输出（I/O）功能的数字逻辑。(左下）列并行模仿信号处置和模数转换器 (ADC) 电。照片由 E。R。F。 供给。多年来，人们摸索了很多分歧类型的 CIS 像素，但最常用的是像素内电荷转移的有源像素，它利用 PPD 做为光探测元件（Lee 等人，1995 年；Guidash 等人，1997 年；Inoue 等人，1999 年；Yonemoto 等人，2000 年；Fossum & Hondongwa，2014 年）。因为正在一般环境下需要四个晶体管，这种像素凡是被称为 4-T 像素。正在相邻像素之间共享一些晶体管及其功能，能够将每个像素的晶体管平均数量削减到 4 个以下，虽然根基思惟连结不变（McGrath 等人，2005 年）。图 7a 是 4-T 像素的示企图。光子撞击 PPD，发生电子-空穴对。电子被收集到 PPD 的 n 区域，如图 7b 所示。读出时，选择 (SEL) 晶体管被选中，复位 (RST) 栅极被脉冲沉置 n+ 浮扩散 (FD) 检测节点。然后，源极跟从器 (SF) 检测 FD 上的电压，并将其做为复位电压驱动到 ASP 的列总线上。然后对 TG 进行脉冲，使 PPD 中的所有电子转移到 FD，并使其电压降低，降低的幅度取电子数成反比，称为转换增益 (CG)，单元为伏特/电子，根基上是感测节点总电容的倒数。FD 上的新电压由 SF 检测，并做为信号电压驱动到列总线上。操纵 CDS，复位电压和信号电压之间会发生一个电压差，该电压差取 PPD 集成的光电子数成反比，FD 复位噪声、SF 的一些 1/f 噪声和 SF 的阈值电压变化城市被。图 7c 显示了大部门像素的横截面示企图。图 7 ：具有像素内电荷转移功能的 PPD 4-T 有源像素示企图。(a) 电道理图（Fossum 和 Hondongwa，2014 年）。(b) 垂曲穿过 PPD 的带状图，显示光子、电子-空穴对和 SW。(c) 显示程度的物理横截面图（Fossum 2023）。缩写：COL BUS，列总线；FD，浮动扩散；PPD，引脚光电二极管；RST，复位栅极；SEL，选择栅极；SF，源极跟从器；SW，存储阱；TG，传输栅极。正在 FSI 像素中，像素上方的光学元件有帮于提高光收集能力并削减串扰（Teranishi 等人，2012 年）。正在 BSI 像素中，传感器硅晶圆安拆正在硅载体晶圆上，传感器晶圆后背颠末减薄和抛光处置，厚度小于 10 微米，并进行钝化和光学特征处置，将像素系数提高到近 100%，以提高量子效率和弱光检测能力。像素布局的其他部门取上述布局雷同，分歧之处正在于光线从极高填充因子的后背进入，而不是从图像传感器芯片的反面进入（Wuu 等人，2022 年）。像素的动态范畴由两个要素决定：像素的读出噪声和像素的最大（线性）电荷存储容量或读出容量。以均方根（r。m。s。）值丈量的输入参考读出噪声凡是为 2-5 e- r。m。s。，该噪声凡是由像素中的可叠加 SF 晶体管噪声所从导。较高的 CG 值有帮于降服 SF 晶体管的叠加噪声，降低输入参考读取噪声，从而提高微光成像机能（如 Venezia 等人，2018 年）。深亚电子读取噪声（或噪声小于 0。5 e- r。m。s。）无望正在几年内呈现正在商用器件中，并已正在研发中获得。电荷存储容量取决于 PPD 的物理设想，包罗浓度、工做电压以及 PPD 的面积和周长。读出能力也取决于工做电压和节点的电容。凡是环境下，电荷存储容量和读出容量是婚配的。正在凡是用于摄影使用的双 CG 像素中，能够正在像素中切换一个明白的额外电容，以添加高于设想的节点电容的读出容量。因而，我们能够选择（凡是为整个像素阵列）CG，以顺应弱光前提或较亮的照明前提，并连结优良的信噪比。通过组合分歧的积分时间，也能够实现较高的动态范畴（Yadid-Pecht 和 Fossum，1997 年）。ASP 凡是施行 CDS 和可编程增益，以提高信噪比。因为电面积极为无限，正在列并联设置装备摆设中实现 ASP 极具挑和性。因而，ASP 基底面的高度增加过快，以填补宽渡过窄的。相邻列之间的一些电元件共享被用来缓解这些。ASP 设想的首要准绳是不添加像素的输入参考读取噪声。可编程增益放大器可将信号提拔到开关电容电后续级所引入的噪声之上，从而帮帮实现这一方针。比来，ASP 的某些部门已正在 ADC 之后的数字域中施行（如 CDS 和相关多沉采样）。图 6 展现了一种列并行 ADC 架构，取高速全局串行 ADC 比拟，该架构的功耗要求更低，由于 n 个 ADC 中每个 ADC 的带宽都削减了 n 倍，并且考虑到沉淀时间，功耗随 n 倍呈超线性降低（Jansson 等人，1993 年；Zhou 等人，1997 年）。片上 ADC 有很多架构方式，包罗全局；列并行（Kawahito 2018）；像素并行（Yang 等人，1999 年；Kleinfelder 等人，2001 年；Sakakibara 等人，2018 年）；以及针对三维堆叠布局的簇并行（Masoodian 等人，2017 年）方式。此外，ADC 的类型能够是算法型的，如 sigma-delta、逐次迫近和轮回 ADC，也能够算法型的，如单斜率和闪存 ADC；所有这些类型都有各自的衡量（Pain 和 Fossum，1994 年）。现在，CIS 中的片上 ADC 已相当遍及，但当 JPL 引入现代 CIS 时，源自 CCD 时代的保守概念认为片上 ADC 是不成取的，由于会发生额外的功率耗散和发烧，并且可能会将 ADC 的噪声引入模仿像素读出中。现实上，考虑到正在高频次下从芯片驱动高保实模仿信号所需的功率，正在芯片长进行模数转换可能具有功率劣势。然而，更主要的是，片上模数转换器为图像的片上 DSP 以及其他数字降噪手艺和图像质量改良打开了大门。取 CCD 比拟，因为晶体督工做频次降低，ASP 和 ADC 的并行性还能降低读出噪声。大大都传感器继续利用列并行 ADC，单斜率 ADC 因其芯全面积效率高和转换伪影起码而遭到青睐，虽然它们需要最高带宽的比力器。对于堆叠布局，像素并行和群组并行 ADC 越来越受欢送。改良片上 ADC 仍是一个活跃的研究范畴。附加的 DSP/ISP 用于施行很多片上功能，包罗色彩信号处置（如插值、白均衡），以及按照使用环境施行图像压缩和信号格局化等功能，以满脚通信尺度。其他功能还包罗识别人脸或浅笑，或确保图像数据的平安。自 CIS 发现以来，为图像捕获和 ISP 对成像系统进行分区有时会发生双芯片（或更多芯片）处理方案。因为 ISP 正在很大程度上取决于使用，并且视觉科学界对 ISP 有很好的领会，不外，将数字消息从图像传感器芯片传输到附加处置器，往往是将来成像功能扩展的最严沉瓶颈之一，特别是正在高分辩率和高帧频前提下。利用三维堆叠图像传感器手艺和三维互联手艺，将数据从图像传感器芯片并行传输到信号处置芯片，能够正在必然程度上缓解这一问题。初，CMOS 图像传感器因其功耗、尺寸和成本劣势，很是适合新兴的大型手机和智妙手机市场，这鞭策了 CIS 手艺的使用和成长，曲至今日。智妙手机是 CIS 的杀手级使用，这意味着低功耗和玲珑的外形使其成为这种多量量使用的独一选择。CIS 的智妙手机使用正在鞭策 CIS 成长的同时，也为 CCD 的成长带来了风口。例如，2015 年，索尼颁布发表遏制 CCD 出产。CCD 继续用于越来越少的利基使用，正在整个图像传感器市场份额中只占很小一部门。现在，每年大约出产 50-70 亿个 CMOS 图像传感器；此中大部门用于智妙手机，其余用于汽车、安防、收集摄像头、医疗和其他使用。2021 年，美国国度航空航天局（NASA）的 “毅力 ”号探测器登岸火星，探测器上搭载了约 20 台 CMOS 摄像机，实现了 NASA JPL 晚期开辟 CMOS 手艺的许诺（Fossum 2023）。自从挪动德律风和智妙手机安拆了摄像头之后，对小型、高分辩率摄像头的需求变得越来越高，因而有需要进一步缩小像素尺寸，正在给定镜头 F 数的环境下削减像素的集光。为了正在不 PD 面积比的环境下缩小像素尺寸，科学界采用了后背照明手艺（Iwabuchi 等人，2006 年；Rhodes 等人，2009 年；Wuu 等人，2009 年）。目前，很多 CMOS 图像传感器都采用 BSI 方案。图 8 展现了 FSI 和 BSI 像素截面图。后背照明的长处是填充因子大，从硅到微透镜的堆叠高度小，并且能够选择金属层数和金属结构。因而，像素的活络度大大提高。图 8 ：(a) 反面发光像素和 (b) 后背发光（BSI）像素的示例，显示 BSI 像素具有更好的聚光能力。BSI 图像传感器的制做过程如下：(1) 反面处置，包罗布线) 通过间接键合将晶圆取支持晶圆键合；(3) 薄化传感器晶圆；(4) 后背处置以暗电流；(5) 抗反射涂层；(6) 彩色滤光片使用；(7) 微型透镜使用；以及 (8) 键合垫开孔。正在第二步中，将传感器晶圆和支持晶圆压平并清洗；用等离子体活化概况；最初将两个晶圆接触并退火。第三步，正在减薄过程的最初阶段，为获得切确和平均的厚度，采用化学机械抛光。目前可能的最小像素尺寸约为 0。5 μm，而具有优良可见光接收能力的最小适用硅厚度约为 4 μm。因而，像素尺寸取硅厚度的纵横比高达 8，这就形成了光学串扰和电子扩散串扰。为了削减串扰，人们引入了深沟隔离（DTI）手艺（Park 等人，2007 年）。电介质、多晶硅和钨都能够埋入 DTI 中。电子扩散串扰被 DTI 阻断。填充金属的 DTI 能完全光学串扰，而含有电介质和多晶硅的 DTI 则能正在必然程度上削减串扰。DTI 采用博世工艺进行高光谱沟槽蚀刻（Roozeboom 等人，2015 年）。为了来自 DTI 接口的暗电流，采用了三种方式。第一种是通过等离子体掺硼正在 DTI 概况构成 p+ 层（Moon 等人，2007 年）。正在这种环境下，很多材料都可用做填充物。第二种方式是埋入带负电的介电材料，从而将空穴吸引到界面上。第三种方式是正在概况构成一层薄薄的介电层，做为栅介质，并堆积多晶硅或钨做为栅极。正在多晶硅或金属上负偏压以储蓄积累空穴（Kitamura 等人，2012 年；Ahn 等人，2014 年）。三维堆叠手艺可将包罗图像处置正在内的功能集成到 CMOS 图像传感器中，从而实现小型、高机能的智能相机。逻辑电晶圆是一种铜-铜夹杂晶圆，粘合正在图像传感器晶圆上（Sukegawa 等人，2013 年；Oike，2022 年）（图 9）。两个晶圆通过 SiO2-SiO2 和 Cu-Cu 进行物理粘合，并正在外围区域和/或像素区域进行电气毗连（Kagawa 等人，2016 年）。逻辑晶圆采用恰当的精细工艺手艺，以实现各类功能的高速运转和低功耗耗散。操纵硅通孔实现晶圆之间的电气毗连，开辟出了由图像传感器晶圆、动态随机存取存储器（DRAM）晶圆和逻辑晶圆构成的三层仓库（Haruta 等人，2017 年）。DRAM 以较大的带宽毗连到逻辑晶圆中的图像处置器。图 9 ：(a) 后背发光器件和 (b) 三维堆叠图像传感器（基层用于附加电）的横截面临比示企图。现代固态图像传感器的潜正在使用似乎无限无尽。时至今日，几乎每天都有新的使用呈现。但有几种特定使用需要采用取挪动成像传感器分歧的公用设想、结构或制制手艺。本节将会商此中几种使用。从贸易角度看，汽车行业是 CIS 系统最有前途的新兴市场之一。虽然某些机能参数取汽车使用无关，但高动态范畴是一个环节要求。消费类设备正在没有特殊考虑的环境下，动态范畴可达 80-90 dB，但汽车成像要求动态范畴至多达到 120 dB。手艺文献中报道了几种提高 CIS 动态范畴的手艺，但此中一些手艺会产糊口动伪影，而从动驾驶汽车需要避免这种伪影。汽车范畴的另一个主要问题是要求成像部件对汽车和交通标记光源中的 LED 闪灼不。要减缓 LED 闪灼，需要采用复杂的方式（Takayanagi 和 Kuroda，2012 年）。意法半导体（ST Microelectronics）发布了一款可应对 LED 闪灼的图像传感器（Tournier 等人，2018 年），该传感器可发生无活动伪影的宽动态范畴输出信号。该器件利用两个具有斩波的 PD。第一个 PD 利用多次长时间，光发生的电荷累积正在第一个存储电容器上。第二个光电转换器操纵多次较短的时间，将光生电荷累积到第二个存储电容器上。多次长时间和多次短时间交织进行，因而最终成果是两者的组合。这种组合的特点是动态范畴宽，没有活动伪影，也没有 LED 闪灼问题。内窥镜的一个典型要求是外形玲珑，由于摄像头需要穿过人体的细小启齿。通过将电子电扩展集成到一块硅片上，并尽量削减芯片外部的引线数量，就能实现小尺寸图像传感器。正在这类使用中，需要不跨越四个 I/O 引脚的器件。这些设备正在 CCD 时代就有了，但用于驱动和读出 CCD 的完整外围电并没有集成正在芯片上，而是位于人体外部并通过导线毗连。正在胶囊内窥镜查抄的极端环境下，药丸相机被病人吞下并通过完整的胃肠道（Iddan 和 Swain，2003 年）。这就意味着，胶囊内不只要有带 ISP 的传感器，还要有镜头、光源、电池和射频传输电子元件（每 8 秒向传输一帧图像）。此外，整个系统还必需可以或许利用自带的小型电池工做多个小时。Photobit 公司开辟并出产了一种定制的超低功耗 CIS。这是利用取其他 CMOS 电子元件集成正在一路的 CMOS 图像传感器实现微型化的一个极端而主要的例子。片上集成取堆叠手艺相连系，很是适合高速使用，由于能够并行处置和处置信号。例如，将全局 ADC 转换为列级 ADC 能够提高图像传感器的最大帧频，由于列级转换的并行性削减了串行全局 ADC 的耗时转换。需要留意的是，一个 ADC 也能够办事于多个列（Chen 等人，1990 年）。从列级 ADC 转换为像素级 ADC 能够进一步提高设备的最大帧频（Kleinfelder 等人，2001 年）。就速度而言，ADC 的转换时间可能是一个要素，除此之外，另一个很是主要的时间要素是将所有生成的比特都置于片外。同时输出多个像素的数字代码需要并行处置。这将添加设备封拆上的引脚数量，并响应添加封拆成本。正在某些环境下，封拆成本可能高于裸芯片的成本。通过以上会商，我们能够得出如许的结论：像素级 ADC 是高速图像传感器的首选。然而，正在每个像素中都安拆 ADC 会大大降低像素的填充系数。这个问题能够通过改用堆叠式处理方案来处理；顶层包含图像传感部门，底层包含 ADC（Takahashi 等人，2018 年）。采用特地的三维堆叠布局，图像传感器的机能已跨越 100-Mfps（连拍模式）（Kuroda 等人，2019 年）。科学成像范畴极为普遍，包罗很多细分市场，如太空使用、天文成像、高能粒子探测以及扫描和透射电子束显微镜使用（SEM 和 TEM）的电子探测。正在所有这些使用中起主要感化的一个配合参数是对低噪声机能的严酷要求。噪声不只决定了图像传感器的信噪比和动态范畴，还决定了为获得可接管的输出成果所需的最小输入信号。降噪研究从第一台 CCD 制制出来的那一刻起就起头了，至今仍是 CIS 界的抢手话题。除了正在出产过程中引入新的步调（如优化氧化过程、暗电流降低步调），像素的设想和结构（如 PPD、垂曲 TG、钝化层）以及模仿电（如电荷域 CDS、相关多沉采样）也遭到了普遍关心（Chen 等人，2012 年；Ge & Theuwissen，2017 年）。一旦读取噪声程度达到 0。3 e- r。m。s。，以至低至 0。15 e- r。m。s。，就能以优良或极高的精度确定电子数（Teranishi，2012 年；Fossum，2013 年 b）。正在 CMOS 图像传感器的晚期，40 e- r。m。s。 的噪声程度并不少见。现在，室温操做下的平均读取噪声值已低于 0。20 e- r。m。s。（Ma 等人，2021a， 2022a），从而实现了超低照度成像使用。正在机械视觉视频使用中，正在单元时间内会捕捉大量图像。正在很多环境下，这些图像包含的大量消息正在分歧图像之间不会发生变化。然而，无论图像内容若何，传感器生成的每一帧图像都需要读出。正在动态视觉传感器（DVS）中，帧取帧之间冗余消息的存正在被用来加速设备运转速度和/或削减输出数据量。DVS 的概念相对简单：设备的输出只显示两幅持续图像之间的变化（Dickinson 等人，1995 年；Delbrück 等人，2010 年）。每个像素城市捕获时间内的消息，并将成果取上一次时间内获得的输出进行比力。若是两个持续时间之间没有变化，则像素不会发送任何消息。若是持续两幅图像之间存正在差别（跨越特定阈值），像素就会起头工做，并演讲其、发觉差别的时间，以及两幅图像之间的差别是正（信号添加）仍是负（信号削减）。换句话说，像素检测的是帧取帧之间对比度的变化。大大都环境下，利用的是对数响应的像素。DVS 的输出不是一张都雅的图像，而是一个数字消息流，显示正在哪个和哪个时间点察看到光强的负或正变化。比来的趋向是将 DVS 取尺度 RGB CMOS 传感器相连系；DVS 设备的输出可用于改正 RGB 数据中的活动伪影（Guo 等人，2023 年；Kodama 等人，2023 年）。间接飞翔时间（iToF）图像传感器用于通过二维成像系统丈量三维尺寸（或距离）。光源发出近红外光脉冲（如占空比为 50%），传感器试图检测光脉冲正在物体上反射后前往的光信号。摄像机取物体之间的距离能够通过简单的计较得出。计较方式基于光源阶段传感器检测到的光量丈量值取光源封闭阶段传感器检测到的光量丈量值之间的比率（Kim 等人，2010 年）。相机取物体之间的距离越短，正在光源阶段收集到的信号就越多。摄像机取物体之间的距离越长，正在关断阶段收集到的信号就越多。因为光速很是快，因而像素正在 “开 ”和 “关 ”阶段之间的切换也需要很快。像素的时间为纳秒级。因为正在如斯短的时间内收集到的信号很是小，因而像素中会累积多个丈量值，并存储正在像素内的电容器中（Kawahito，2021 年）。iToF 像素的工做模式要求高速收集光生电子，并超快地将电钱袋从 PPD 传输到存储节点。要正在数百兆赫兹的调制频次下运转这些像素，额外的漂移场（通过巧妙的设想和结构发生）是绝对需要的（Xu 等人，2016 年）。2005 年，有人提出了一种分歧的图像传感器方式，即由大量以高帧频运转的公用细小像素（称为 jots）对单光子进行检测和计数（Fossum，2005 年）。1 检测根基上是二进制的：0 暗示没有光子，1 暗示有光子。多帧二进制数据可用来再现灰度图像，如图 10 所示。单光子活络度意味着能够正在最暗的光线下成像。这一概念最后被称为数字薄膜传感器，后来改名为量子图像传感器（QIS），并扩展到多比特操做（Fossum 等人，2016 年）。图 10 ：量子图像传感器概念图，显示了点阵输出的空间分布（左图）、分歧时间片的点阵输出位平面展开图（中图）以及由点阵时空邻域构成的灰度图像像素（左图）。图改编自 Ma 等人（2022a）。单光子雪崩探测器（SPAD）安拆因为操纵高电场和撞击电离获得载流子，因而对单光子很是。操纵 SPAD 阵列，研究小组已起头展现 QIS 概念并证明成像特征模子（Dutton 等人，2015 年）。2021 年，初次报道了像素间距为 6。4μm 的 3。2-Mpixel SPAD 阵列（Morimoto 等人，2021 年）。因为 SPAD 依托雪崩倍增获得信号增益，因而需要较高的内部电场和相对较大的像素间距来确保隔离，并且凡是还可能具有较高的暗计数率（暗电流）。虽然存正在这些问题，但 SPAD 已被证明对 3D 成像等快速光子达到按时使用很是有用。SPAD 手艺还操纵了 CMOS 图像传感器的手艺，如三维堆叠（Ito 等，2020 年）和低暗电流布局。实现 CMOS QIS 的工做始于 2012 年的达特茅斯大学。其时，因为 SPAD 像素很是大、需要高电压和高暗电流率，因而 SPAD 方式被否决。这种方式晦气用雪崩增益来检测单个光电子，而是通过利用很小的节点电容来获得增益，从而发生 300-500 μV/e- 范畴内的 CG。通过像素内电荷转移，转移到该电容上的单个电子可发生远高于输入参考本底噪声（例如 0。2 e- r。m。s。 本底噪声）的可辨信号，因而单个光电子的检测误差率较低。检测过程比 SPAD 慢，但能够实现亚微秒级按时。因为 CMOS QIS 不需要 SPAD 的高电场，因而能够实现更小的像素或点阵，并提高了可制制性，从而降低了单元像素的成本和光学器件的体积。功率耗散也大大降低。图 11 展现了泵栅点器件。图 12 展现了室温光电子数分辩率的尝试验证。图 11 ：具有超低感测节点电容的泵栅 jot 器件。(a) BSI 像素的横截面。(b) 沿像素内电荷转移径的静电势。面板改编自 Ma & Fossum (2015)。缩写：BSI，后背发光；FD，浮动扩散；PB，p 型体硅；PW，p 型阱；SW，存储阱；TG，转移栅；VB，虚拟势垒。图 12 ：丈量到的光子计数曲方图（呈现次数取归一化读出电压的关系），显示出较着的光电子量化。峰高对应于平均光电子达到率 H 为 2。1 e-/样品的泊松分布，峰宽则取读出噪声相关。图改编自 Ma 等人（2017）。2017 年，达特茅斯大学演讲了一款室温下的 1-Mpixel QIS 器件，该器件采用近乎尺度的 BSI CIS 3D 叠层工艺实现，像素间距为 1。1μm，工做频次为 1，000 fps，总功耗约为 20 mW（Ma 等人，2017 年）。1-Mpixel QIS 的展现比第一个 1-Mpixel SPAD 阵列早两年多，像素也小得多。大约 34 个 1。1μm 像素的 CMOS QIS 可容纳一个 6。4μm 像素的 SPAD。比来，采用 QIS 光子计数手艺的 CMOS 图像传感器实现了高动态范畴和 163-M 像素分辩率（Ma 等，2021b；2022b）。目前正正在摸索 QIS 手艺的使用，包罗用于平安、国防、科学和其他使用的低照度成像。CIS QIS 手艺和 SPAD QIS 手艺都占领了主要的使用范畴（Ma 等人，2022a），并激发了低照度图像和视频捕获范畴的计较成像研究（如 ICCP 2023）。三维堆叠手艺提高了传感器的集成度，实现了高密度焦平面图像处置，提高了吞吐量，同时降低了系统功耗（Fossum，1989 年）。能以大规模并行体例进行的计较可能会从三维堆叠中获益最多，而考虑到毗连性，当地图像处置可能比全局图像处置获益更多。目前正正在操纵三维堆叠手艺摸索具有边缘计较功能的智能相机（Eki 等，2021 年）。光子计数图像传感器正在过去五年中成长敏捷，并实现了新的使用。这项手艺很可能正在不久的未来成为支流 CIS 手艺的一部门，从而实现更大的动态范畴和弱光成像的终极机能，出格是取计较成像相连系时（Ma 等，2022b）。超大尺寸视频图像传感器仍正在为专业市场而开辟。例如，正在拉斯维加斯的 Sphere 沉浸式影院中就利用了一个 316-Mpixel 120-fps 的传感器（Agarwal 等，2023 年）。比来，硅读出集成电上的薄膜晶体管图像传感器取量子点光电探测器相连系，提高了成像机能。这些传感器正在短波和近红外波段的响应速度也比硅探测器更好（Kim 等人，2023 年）。图像认证是一个日益遭到关心的范畴，特别是当社会进入一个操纵人工智能手艺轻松生成逼实但虚假图像的时代。人们正正在摸索更平安的方式来确保原始图像数据的完整性（Mansoorian & Fossum 2002，Fowler 等人，2023 年）。正在光学方面，跟着所谓的完满色彩由器（Catrysse 等，2022 年）的开辟，从拜耳红、绿、蓝、绿（RGBG）色彩滤镜内核到领受每个像素点的 R、G、B 信号（从而避免色彩混叠问题，这是图像传感器界持久以来的胡想）的可能性似乎正正在接近现实。金属透镜及其片上集成的相关成长可能会简化相机设想，并减小相机的尺寸和分量（Khorasaninejad 和 Capasso，2017 年）。固态图像传感器不竭成长，正在我们的日常糊口中无处不正在。不只小我能够取家人和伴侣一路赏识照片和视频，并且每小我都能够正在社交上看到它们。这影响了市场、文化、教育以至。正在机械视觉、无人机、条形码阅读器、生物识别和手势识别等范畴，计较机而类看到图像的市场也正在不竭增加。有些使用需要检测 X 射线、红外线和带电粒子。此外，测距、偏振和相位（波前）成像能力的不竭提高也带来了新的使用。就像家喻户晓的双刃剑一样，图像传感器手艺的成长也带来了新的社会问题，而不只仅是显而易见的社交问题。这些问题包罗：操纵摄像头为犯罪勾当供给便当（如、不法、身份盗窃）；现私权，包罗机构的从动面部识别和；以及抽剥未成年人和分享不法图片。对于一项旨正在以和谬误小我福祉和整个社会的手艺而言，我们还必需估量和节制剑的边缘，这确实令人可惜。